การออกแบบวงจรหารเลขโดยใช้ลอจิกเกท

Title              :  การออกแบบวงจรหารเลขโดยใช้ลอจิกเกท: A Design of Divider Circuit by Using Logic Gate

Researcher       : สิทธิพร เพ็ชรกิจ¹, คัมภีร์ ธิราวิทย์¹, สุทธิเกียรติ ชลลาภ² และ วิจิตรา เพ็ชรกิจ³
Department     :  1. ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยสยาม 38 ถนนเพชรเกษม แขวงบางหว้า เขตภาษีเจริญ กรุงเทพฯ 10160 เบอร์โทรศัพท์ 02-4570068 ต่อ 140 Email address: sitiporn_2552@yahoo.com, kampree@hotmail.com
2. ภาควิชาฟิสิกส์ คณะวิทยาศาสตร์ มหาวิทยาลัยสยาม 38 ถนนเพชรเกษม แขวงบางหว้า เขตภาษีเจริญ กรุงเทพฯ 10160 เบอร์โทรศัพท์ 02-4570068 Email address: nuclear_ee@yahoo.com
3. สำนักวิชาวิศวกรรมศาสตร์และทรัพยากร มหาวิทยาลัยวลัยลักษณ์ 222 ต าบลไทยบุรี อ าเภอท่าศาลา จังหวัดนครศรีธรรมราช 80160 Email address: pwijittr@wu.ac.th

E-mail                :  ผู้ประสานงานหลัก:  sitiporn_2552@yahoo.com kampree@hotmail.com

บทคัดย่อ             :  บทความนี้ นำเสนอ การออกแบบวงจรหารเลขโดยใช้ลอจิกเกทพื้นฐาน เช่น แอนด์เกท ออเกท และดี-ฟลิปฟลอป มาประกอบเป็นวงจรหารเลข แสดงผลด้วยเซเวนเซ็กเม้นท์ 2 ชุด คือชุดคำตอบของผลหาร และชุดคำตอบของเศษที่ได้ ตามหลักการหารแบบวิธีลบซ้ำๆ นำมาสังเคราะห์เป็นวงจรให้เห็นจริง วงจรที่ออกแบบนี้ได้ทำการทดสอบโดยการจำลองผลการทำงานด้วยโปรแกรม Circuit Wizard ผลจำลองการทำงานแสดงให้เห็นว่าวงจรที่ออกแบบนี้ สามารถทำงานเป็นวงจรหารได้อย่างถูกต้อง

คําสําคัญ             :    วงจรหาร, ลอจิกเกท, การออกแบบ

Abstract            :  This paper presents a design of divider circuit by using logic gate. The used logic gates are simple logic gate such as and gate, or gate and D-flip flop. The divider circuit displays with two seven segment units that are the result unit and the fraction unit. By repeated-subtract divider principle brings to a synthesis of real circuit. The designed circuit is tested by simulating with Circuit Wizard program. The simulation result verifies that this designed circuit can work to be divider circuit.

Keywords        :   divider circuit, logic gate, design

Download PDF:   การออกแบบวงจรหารเลขโดยใช้ลอจิกเกท

Conference   : การประชุมวิชาการระดับชาติ ครั้งที่ 14 ภายใต้คำขวัญ “ตามรอยพระยุคลบาท เกษตรศาสตร์กำแพงแสน” ระหว่างวันที่ 7-8 ธันวาคม 2560 ณ มหาวิทยาลัยเกษตรศาสตร์ วิทยาเขตกำแพงแสน

Link to Website:   http://ird.rmutp.ac.th/?p=8247

Bibliography     :    สิทธิพร เพ็ชรกิจ, คัมภีร์ ธิราวิทย์, สุทธิเกียรติ ชลลาภ และ วิจิตรา เพ็ชรกิจ. (2560). การออกแบบวงจรหารเลขโดยใช้ลอจิกเกท. ใน การประชุมวิชาการระดับชาติ ครั้งที่ 14 ภายใต้คำขวัญ “ตามรอยพระยุคลบาท เกษตรศาสตร์กำแพงแสน”. นครปฐม: มหาวิทยาลัยเกษตรศาสตร์.